Xilinx Multiboot實例演示
文章內(nèi)容概述：本文將通過實例演示Xilinx FPGA的Multiboot功能，包括SPI閃存配置接口的配置、Vivado工具流程（如創(chuàng)建和更新bit流屬性、生成編程文件等）、硬件驗證方法以及工程下載。首先，Multiboot的原理參考了相關(guān)文章，其核心是通過多引導(dǎo)加載不同的FPGA位流。實例中會涉及到FPGA與SPI閃存的連接、使用Vivado工具設(shè)置必要的位流屬性、制作并驗證MCS文件，以及通過破壞Golden文件來測試Multiboot功能是否生效。最后，提供了相關(guān)的資源鏈接，包括官方參考文檔和示例工程。
硬件配置中，7系列FPGA通過SPI閃存接口進行數(shù)據(jù)傳輸，通過MOSI和MISO引腳進行讀寫操作，而SCK和SS則是控制時鐘和選擇閃存的信號。在Vivado工具流程中，通過設(shè)置比特流屬性來確保在配置失敗時加載備用位流，并設(shè)置啟動地址。生成MCS文件時，需根據(jù)具體應(yīng)用的Golden圖像地址進行配置。通過創(chuàng)建兩個不同的工程，驗證Multiboot的實效性，通過破壞Golden文件來觸發(fā)回退，并觀察運行的是哪個程序，以驗證Multiboot的正確運行。
對于想要嘗試Multiboot的讀者，可以參考《xapp1247-multiboot-spi.pdf》和《Multiboot_OpenFPGA.zip》中的實例，其中包含VHDL設(shè)計和相關(guān)命令。如果遇到鏈接問題，可以嘗試中國移動和彩云的鏈接獲取資源。
銀滿19174666086： XILINX FPGA上電配置過程是否自動完成的?
南潯區(qū)焊接： ______ XILINX的 FPGA有六種配置模式. 需要專門的電路來支持的. 如果使用了外部的EEPROM或者FLASH電路或者使用了spartan3an系列的FPGA,在第一次把燒結(jié)文件燒寫入EEPROM或者FLASH里面之后,第二次之后的上電配置過程我想是可以認(rèn)為是自動完成的. 具體模式和做法需要參考具體的芯片DATASHEET
銀滿19174666086： xilinx FPGA 的時鐘管理模塊是什么,V5和V6有什么區(qū)別? -
南潯區(qū)焊接： ______ Virtex-5 時鐘管理模塊CMT能提供非常靈活的高性能時鐘控制.每個 CMT 包含兩個 DCM 和一個 PLL.DCM位于 CMT 模塊當(dāng)中.每個 CMT 模塊包含兩個 DCM 和一個 PLL. Virtex-6 時鐘管理模塊CMT做了改變,包括2個混合模式時鐘管理( two Mixed-Mode Clock Managers )簡稱MMCM.MMCM是由PLL組成,這個結(jié)構(gòu)類似Virtex-5 FPGAs 增強功能.
銀滿19174666086： Xilinx開發(fā)板 以太網(wǎng)口調(diào)試
南潯區(qū)焊接： ______ 這個不是說幾句就能教會的,真的學(xué)會得幾個月吧.如果為了學(xué)這個,建議買本書看看,把里面初級的一些例子過一遍實踐一下.然后再根據(jù)你這個目標(biāo)有針對性的學(xué)一些,邊學(xué)邊做就能完成這個任務(wù)了.你說的這個流程還是很清楚的,關(guān)鍵是...
銀滿19174666086： xilinx ip rom 位寬 深度什么意思 -
南潯區(qū)焊接： ______ 在ISE中用CORE Generator生成一個rom的IP核,其間可以對該rom的位寬、深度等進行設(shè)置,具體步驟:new source—>IP(CORE Generator & Architecture Wizard)—>填寫名稱,next—>Memories & Storage Elements—>RAMs & ROMs—>Block Memory Generator—>next—>finish然后就進入了生成向?qū)Я?
銀滿19174666086： fpga 全局時鐘問題 -
南潯區(qū)焊接： ______ 1.復(fù)位信號也應(yīng)該走全局時鐘,多GCLK引腳應(yīng)該是為了多時鐘輸入考慮,用不著當(dāng)普通IO用也無所謂;2.關(guān)于IBUF,IBUFG,BUFG,IBUFGDS,BUGMUX可以查看Select I/O的user guide,xinlinx官網(wǎng)找找就有;...
銀滿19174666086： xilinx ise怎么看電路綜合后的面積和功率
南潯區(qū)焊接： ______ 1·綜合后的面積:不能靠具體面積,但是能看到使用多少fpga資源,在綜合之后的summary里面; 也可以在planahead里面看到布局布線的結(jié)果. 2·功率需要在布局布線后,人為地“產(chǎn)生功耗分析(Generate Power……,在place&route里面)”,之后用Xpower打開看結(jié)果.
銀滿19174666086： 如何在Modelsim中添加Xilinx的仿真庫 -
南潯區(qū)焊接： ______ modesim 安裝目錄下找到 modelsim.ini verilog = $MODEL_TECH/../verilog std_developerskit = $MODEL_TECH/../std_developerskit synopsys = $MODEL_TECH/../synopsys modelsim_lib = $MODEL_TECH/../modelsim_lib sv_std = $MODEL_...
銀滿19174666086： xilinx 中的design窗口中的process面板關(guān)了怎么開 -
南潯區(qū)焊接： ______ 在view-->panels里設(shè)置就可以了
銀滿19174666086： 在xilinx的fpga芯片中有的pin是Clock Capable I/Os,這個到底是干嘛的,什么意思呢 -
南潯區(qū)焊接： ______ IO是FPGA中的資源. 有的IO就是專門用來做時鐘輸入輸出的,有的可以做為差分使用.有些地方如果你不按要求分配IO就會出錯.比如V6上MMCM要求時鐘輸入的管腳就必須得是Clock Capable I/Os.
硬件配置中，7系列FPGA通過SPI閃存接口進行數(shù)據(jù)傳輸，通過MOSI和MISO引腳進行讀寫操作，而SCK和SS則是控制時鐘和選擇閃存的信號。在Vivado工具流程中，通過設(shè)置比特流屬性來確保在配置失敗時加載備用位流，并設(shè)置啟動地址。生成MCS文件時，需根據(jù)具體應(yīng)用的Golden圖像地址進行配置。通過創(chuàng)建兩個不同的工程，驗證Multiboot的實效性，通過破壞Golden文件來觸發(fā)回退，并觀察運行的是哪個程序，以驗證Multiboot的正確運行。
對于想要嘗試Multiboot的讀者，可以參考《xapp1247-multiboot-spi.pdf》和《Multiboot_OpenFPGA.zip》中的實例，其中包含VHDL設(shè)計和相關(guān)命令。如果遇到鏈接問題，可以嘗試中國移動和彩云的鏈接獲取資源。
相關(guān)評說：
南潯區(qū)焊接： ______ XILINX的 FPGA有六種配置模式. 需要專門的電路來支持的. 如果使用了外部的EEPROM或者FLASH電路或者使用了spartan3an系列的FPGA,在第一次把燒結(jié)文件燒寫入EEPROM或者FLASH里面之后,第二次之后的上電配置過程我想是可以認(rèn)為是自動完成的. 具體模式和做法需要參考具體的芯片DATASHEET
南潯區(qū)焊接： ______ Virtex-5 時鐘管理模塊CMT能提供非常靈活的高性能時鐘控制.每個 CMT 包含兩個 DCM 和一個 PLL.DCM位于 CMT 模塊當(dāng)中.每個 CMT 模塊包含兩個 DCM 和一個 PLL. Virtex-6 時鐘管理模塊CMT做了改變,包括2個混合模式時鐘管理( two Mixed-Mode Clock Managers )簡稱MMCM.MMCM是由PLL組成,這個結(jié)構(gòu)類似Virtex-5 FPGAs 增強功能.
南潯區(qū)焊接： ______ 這個不是說幾句就能教會的,真的學(xué)會得幾個月吧.如果為了學(xué)這個,建議買本書看看,把里面初級的一些例子過一遍實踐一下.然后再根據(jù)你這個目標(biāo)有針對性的學(xué)一些,邊學(xué)邊做就能完成這個任務(wù)了.你說的這個流程還是很清楚的,關(guān)鍵是...
南潯區(qū)焊接： ______ 在ISE中用CORE Generator生成一個rom的IP核,其間可以對該rom的位寬、深度等進行設(shè)置,具體步驟:new source—>IP(CORE Generator & Architecture Wizard)—>填寫名稱,next—>Memories & Storage Elements—>RAMs & ROMs—>Block Memory Generator—>next—>finish然后就進入了生成向?qū)Я?
南潯區(qū)焊接： ______ 1.復(fù)位信號也應(yīng)該走全局時鐘,多GCLK引腳應(yīng)該是為了多時鐘輸入考慮,用不著當(dāng)普通IO用也無所謂;2.關(guān)于IBUF,IBUFG,BUFG,IBUFGDS,BUGMUX可以查看Select I/O的user guide,xinlinx官網(wǎng)找找就有;...
南潯區(qū)焊接： ______ 1·綜合后的面積:不能靠具體面積,但是能看到使用多少fpga資源,在綜合之后的summary里面; 也可以在planahead里面看到布局布線的結(jié)果. 2·功率需要在布局布線后,人為地“產(chǎn)生功耗分析(Generate Power……,在place&route里面)”,之后用Xpower打開看結(jié)果.
南潯區(qū)焊接： ______ modesim 安裝目錄下找到 modelsim.ini verilog = $MODEL_TECH/../verilog std_developerskit = $MODEL_TECH/../std_developerskit synopsys = $MODEL_TECH/../synopsys modelsim_lib = $MODEL_TECH/../modelsim_lib sv_std = $MODEL_...
南潯區(qū)焊接： ______ 在view-->panels里設(shè)置就可以了
南潯區(qū)焊接： ______ IO是FPGA中的資源. 有的IO就是專門用來做時鐘輸入輸出的,有的可以做為差分使用.有些地方如果你不按要求分配IO就會出錯.比如V6上MMCM要求時鐘輸入的管腳就必須得是Clock Capable I/Os.
